Generátor pseudonáhodnej bitovej postupnosti: Rozdiel medzi revíziami
		
		
		
		
		
		
		Skočit na navigaci
		Skočit na vyhledávání
		
				
		
 
  
 
  
		
		
		
		
		
		
	
d  | 
				|||
| (Jedna medziľahlá úprava od jedného ďalšieho používateľa nie je zobrazená) | |||
| Riadok 1: | Riadok 1: | ||
__NOTOC__  | __NOTOC__  | ||
[[Category:Simulácie a modelovanie]]  | [[Category:Simulácie a modelovanie]]  | ||
| + | {{Simulacia_modelovanie_3|4}}  | ||
Zavedením spätnej väzby do posuvného registra získame generátor pseudonáhodnej bitovej postupnosti - Pseudorandom Number Generator<ref>http://en.wikipedia.org/wiki/Pseudorandom_number_generator</ref>. Spätnú väzbu je vytvorená hradlom XOR zapojeným do vybraných uzlov posuvného registra - Linear Feedback Shift Register<ref>http://en.wikipedia.org/wiki/Linear_feedback_shift_register</ref>.    | Zavedením spätnej väzby do posuvného registra získame generátor pseudonáhodnej bitovej postupnosti - Pseudorandom Number Generator<ref>http://en.wikipedia.org/wiki/Pseudorandom_number_generator</ref>. Spätnú väzbu je vytvorená hradlom XOR zapojeným do vybraných uzlov posuvného registra - Linear Feedback Shift Register<ref>http://en.wikipedia.org/wiki/Linear_feedback_shift_register</ref>.    | ||
<center>    | <center>    | ||
| Riadok 9: | Riadok 10: | ||
|}  | |}  | ||
</center>    | </center>    | ||
| − | V simulácii bol na zobrazenie 4 signálov s logickými úrovńami použitý komponent [[  | + | V simulácii bol na zobrazenie 4 signálov s logickými úrovńami použitý komponent [[Plot_Y4D | ''PLOT_YD4'']]    | 
<center>    | <center>    | ||
{|class="wikitable"  | {|class="wikitable"  | ||
Aktuálna revízia z 21:56, 22. marec 2013
Zavedením spätnej väzby do posuvného registra získame generátor pseudonáhodnej bitovej postupnosti - Pseudorandom Number Generator[1]. Spätnú väzbu je vytvorená hradlom XOR zapojeným do vybraných uzlov posuvného registra - Linear Feedback Shift Register[2].
 
 | 
| Zapojenie obvodu | 
V simulácii bol na zobrazenie 4 signálov s logickými úrovńami použitý komponent PLOT_YD4
| Výsledok simulácie | 
Úlohy
- Určite numerickú postupnosť na výstupoch A-D
 
